Requested Patent:

JP56062351

Title:

SEMICONDUCTOR DEVICE FOR MEMORY

Abstracted Patent:

JP56062351

Publication Date:

1981-05-28

Inventor(s):

SANO YUJI; others: 01

Applicant(s):

HITACHI LTD

Application Number:

JP19790137623 19791026

Priority Number(s):

IPC Classification:

H01L25/04; H01L23/28

Equivalents:

ABSTRACT:

PURPOSE:To increase the memory capacity along with a compacter size by bonding a plurality of a semiconductor pellets for memory in paralle with a lead frame empolying a tape carrier.

CONSTITUTION: Projected electrodes 12 and 13 are formed on semiconductor pellets 10 and 11. Copper foils 14 and 15 provided on a tape carrier are fastened on electrodes 12 and 13 with the free end of the copper foils connected to the lead frame 16. The pellets 10 and 11 are solidly molded with a resin as a single package. This molding can reduce a space between the upper and lower pellets thereby making the device compact.

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56-62351

⑤Int. Cl.³H 01 L 25/04

23/28

識別記号

庁内整理番号 7638-5F 7738-5F ❸公開 昭和56年(1981)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

60メモリ用半導体装置

②特

願 昭54-137623

②出 願 昭54(1979)10月26日

@発 明 者 佐野雄治

小平市上水本町1450番地株式会 社日立製作所武蔵工場内 @発 明 者 村上元

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

四代 理 人 弁理士 薄田利幸

発明の名称 メモリ用学導体装置 特許請求の範囲

- 1. 複数値のメモリ用半導体ペレットを上下方向 に配置すると共に、これら各ペレットをテープキャリアを用いて単一のリードフレームに並列状態 にポンディングし、更に一体的にモールドしてペッケージを形成したことを特徴とするメモリ用半導体装置。
- 8. 各半導体ペレットを同一方向に向けてポンディングしてなる特許請求の範囲第1項記載のメモリ用半導体装置。
- 8. 各単導体ペレットを背反する方向に向けてポ ンディングしてなる特許請求の範囲第1項記載の メモリ用半導体装置。
- 4 各半導体ペレットを互に接着してなる特許請求の範囲第8項記載のメモリ用半導体装置。

本発明はメモリ用学導体装置に関し、特に大容量のメモリ用学導体装置に関するものである。

発明の詳細な説明

従来のメモリ用半導体装置では、そのメモリ容量はペッケージ内の半導体ペレットによって決定されるため、メモリ容量を増大するためには半導体ペレット自体を変更しなければならない。このため、半導体装置としては種々の容量の半導体ペレットを設計、製造しておく必要があるが、需要数が少ない場合には半導体ペレットの単価値めて割高になり、実用的ではない。

1字解入

このため、従来ではメモリ容量の小さい半導体 装置を複数個用いてメモリ容量の大きな一つの半 導体経費を構成するようにした所聞ピギーペック 法(PIQQY BACK)が提案され、実用化され ている。このピキーパック法は、第1個に示すよ うに、既に所定のメモリ容量(例えば18 Kビット として形成された半導体ペレット1,2 を失々パ ッケージした複数値(8 幅 1)のメモリ用半導体装 世名,6 を、上下方側に重ねた上で各々のリード フレーム 5,8 の相対するリードを失 4 半 はスポット都接等によって複数し、これを一つの メモリ用半導体装置として構成する方法である。

(2)

この方法によれば、構成された半導体機能は接続された各半導体機能の総和のメモリ等量となり、 何えば前述のように 16 Kビットのものを3 保接 続した場合には 88 Kビットの容量となり、 福め て簡単に大きなメモリ容量の半導体機能を得ることができる。

しかしながら、このように構成された半導体装置では、例えば第1回に示したように3個の半導体装置8。4を置ねたものでは、基板7への実装に要する高さ寸法A。は単一の装置の3倍の寸法となっているために実装占有スペースが大となり、小重化の障害になるという問題がある。また、このように半導体装置を重ねると、比較的に表面でした。この大きなペッケージの上下面が相互に接触していまっためにペッケージの放動効果が低下され、模型の信頼性の低下を拍くという問題も生じている。

したがって本発明の目的は、メモリ容量の増大 を図ると共に装成のコンパタト化を進成し、かつ 放動性を向上してその信頼性を高めることができ るメモリ用学導体装置を提供することにある。

(B)

しておらず、各ペレット10,11は網落14,15の開性によって盲吊り状態でリードフレーム18に支持する。また、各ペレット10,11に接続した網落14,15は、ペレット10,11の失々対応する電衝に接続したものが同一のインナーリード17に接続することは言うまでもない。しかる後に、以上の構成のペレット10,11等は例えばトランスファモールド法によってレジン18にて一体的にモールドし、これを単一のペッケージとして形成するのである。

以上の解放によれば、ペレット10,11は網路14,15及びリードフレーム16を通して並列的に接続しているのでビャーパック法により要統されていることになり、経世念体としては各ペレット10,11の各メモリ野童のがに相当する容量のメモリ量となり、メモリ量の増大を通成で容量のメモリ量となり、メモリ量の増大を通成できる。これに加えて、ペレット10,11を一体的にモールドしているので、解1回の従来例に比較して両ペレットの上下間除寸法を小さくして実装

特開昭56- 62351(2)

この目的を達成するために本発明は、複数個の メモリ 用半導体ペレットを上下方向に配置すると 共に、これら各ペレットをテープキャリアを用い て単一のリードフレームに並列状態にポンディン ダレ、更に一体的にモールドしてパッケージを形成したことを特徴とするものである。

以下、本発明を凹面に示す実施例に基づいて説明する。

第8図は本発明の一実施例を示しており、所定のメモリ客量を有する素子として形成した8個の中導体ペレット10と11は、実起電艦18.18を有するペレットとして形成し、この実起電艦18,18には使来から使用されている。で、18には使来がられている。使用されている。では、アイングラン・10:11を同一方向に向けて、主下に離随配置すると共に、失々に要認している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録している。が記録用のタブを有

(4)

に要する占有スペースを低級することができる。 更に、この構成では下側のペレット11に生ずる 熱は一体化したレジンモールドを通して上側のペ レット10の熱と同様にパッケージの上面から効 率よく放散できるので、放熱効果を大きくでき、 これによりペレット10,11の過熱を防止し、 鉄嚢の信頼性を高めることができる。

なお、この構成ではテープキャリアを使用して ペレットのポンディングを行なっているので、装 量の自動組立を容易に行なうことができ、作業工 数の低減を図ることもできる。

第8図は他の実施例を示しており、図中第8図 に相当する部分には同一符号を付している。との 実施例で特徴とする点は、過ペレット10, 11' を互に背反する方向に向けた上で、天々を網格 14, 15によりリードフレーム16にポンディ ングした点にある。との場合、何ペレット10, 11'に節度を与えるために同ペレットを絶象材 19を介して接着すればよい。

本実施例では、前例と同様の効果に加えて、両

ペレット 1 0, 1 1 回化上下間隔を設ける必要がないから、装置の高さ寸法人。を更に低級できるという効果がある。但し、本実施例ではペレット 1 1 化形成されているメモリ国路が、ペレットを 長向きにしてもその接続が変わることがないような、例えば左右対称の国路構成のペレットにのみ 有効である。

ここで、本実施例ではペレットを3個使用した ものについて述べたが、場合によっては3個以上 のペレットにて構成することも可能である。

以上説明したように本発明のメモリ用半導体装置によれば、既存のペレットを使用して大容量のメモリ用半導体装置を構成できるのはもとより、その高さ寸法の低減を超って実装占有スペースを小さくすると共に、その放動性を向上して装置の信頼性を高めることができしかも超立の自動化及び作業工数の低減を関ることができる等の大なる効果を要するのである、

脳面の簡単な説明

第1回は従来のメモリ用半導体装置の断面図、

化亚人 杂草士 一卷 田 彩 会

第8回は他の実施何の新函図である。

4、18…レジンモールド。

第3回は本発明のメモリ用半導体要能の新面図。

10, 11, 11'…ペレット、18, 18…突

出電艦、14, 16…網艦、16…リードフレー

特開昭56- 62351(3)

(8)

(7)

第 1 図

